我国研发出世界首个半浮栅晶体管

[摘要]8月9日,由复旦大学微电子学院张卫教授领衔团队研发的世界第一个半浮栅晶体管(SFGT)研究论文刊登于《科学》杂志,这是我国科学家首次在该权威杂志发表微电子器件领域的研究成果。该成果的研制将有助于我国掌握集成电路的核心技术,从而在国际芯片设计与制造领域内逐渐获得更多的话语权。

8月9日,由复旦大学微电子学院张卫教授领衔团队研发的世界第一个半浮栅晶体管(SFGT)研究论文刊登于《科学》杂志,这是我国科学家首次在该权威杂志发表微电子器件领域的研究成果。该成果的研制将有助于我国掌握集成电路的核心技术,从而在国际芯片设计与制造领域内逐渐获得更多的话语权。

MOSFET(金属-氧化物-半导体场效应晶体管)是现在集成电路的核心器件。在过去的几十年里,各国科学家努力将更多的MOSFET集成到一块芯片上来提高运算能力,钻研如何实现更小尺寸的元器件。张卫表示,随着器件尺寸越来越接近其物理极限,基于新结构和新原理的晶体管成为当前业界急需。半浮栅晶体管的前瞻研发就是在这种情况下展开的。研究团队将隧穿场效应晶体管(TEET)和MOSFET相结合,构建成了一种名为“半浮栅”的新型基础器件。

论文第一作者王鹏飞教授解释说,“隧穿”是量子世界的常见现象,可以“魔术般”地通过固体,好像拥有了穿墙术。“隧穿”势垒越低,相当于“墙”就越薄,器件隧穿所需电压也就越低。把TFET和浮栅晶体管相结合,半浮栅晶体管(SFGT)的“数据”擦写更加容易、迅速。“TFET为浮栅充放电、完成‘数据擦写’的操作,‘半浮栅’则实现‘数据存放和读出’的功能。”张卫解释说,传统浮栅晶体管是将电子隧穿过禁带宽度接近8.9电子伏特的二氧化硅绝缘介质的“厚墙”,而半浮栅晶体管(SFGT)的隧穿则发生在禁带宽度仅1.1电子伏特的硅材料内,隧穿势垒大为降低,这不仅降低了功率,而且其操作速度大幅提高,接近了由6个MOSFET组成的静态随机存储器(SRAM)。
 




免责声明:

本站系本网编辑转载,会尽可能注明出处,但不排除无法注明来源的情况,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。如涉及作品内容、版权和其它问题,请在30日内与本网联系, 来信: liujun@soft6.com 我们将在收到邮件后第一时间删除内容!

[声明]本站文章版权归原作者所有,内容为作者个人观点,不代表本网站的观点和对其真实性负责,本站拥有对此声明的最终解释权。